将其事务要点转向了逻辑工艺代工。在近来的SFF（SamsungFoundry Fum）美国分会上，三星宣告了四种FinFET工艺，涵盖了7nm到4nm。一起发布了新一代3nm闸极全环（GAA，Gate-All-Around）工艺。与7nm技能比较，三星的3GAE工艺将削减45%的面积，下降50%的功耗，提高35%的功能。三星表明第一批3nm

　　现在，先进半导体制作工艺现已进入10nm节点以下，台积电上一年首先量产7nm工艺，但没有EUV光刻工艺，三星则挑选了直接进入7nmEUV工艺，所以在进度上比台积电落后了一年，不过三星决计要在3nm工艺上赶超台积电。依据三星的道路nm工艺，到时候台积电也差不多要进入3nm节点了，不过台积电没有清晰3nm的技能细节，这意味着三星在GAA工艺上现已取得了领先地位。

　　三星晶圆代工事务商场副总Ryan Sanghyun Lee表明，三星从2002年以来一直在开发GAA技能，经过运用纳米片设备制作出了MBCFET(Multi-Bridge-Channel FET，多桥-通道场效应管)，该技能能够明显增强晶体管功能，然后完成3nm工艺的制作。

　　不过台积电也在活跃推动3nm工艺，2018年，台积电就宣告方案投入6000亿新台币兴修3nm工厂，期望在2020年开工，最快于2022年年末开端量产。曾有音讯称，台积电3nm制程技能已进入试验阶段，在GAA技能上已有新打破。台积电在其第一季度财报中指出，其3nm技能现已进入全面开发阶段。

　　其实，多年来台积电和三星电子一直在先进工艺上打开比赛，今年来，他们将主要在3nm工艺上进行比赛。但不管是台积电、三星，仍是英特尔，都没有提及3nm之后的半导体工艺道路图。

　　由于集成电路加工线nm之后，将进入介观(Mesoscopic)物理学的领域。资料显现，介观标准的资料，一方面含有一定量粒子，无法仅仅用薛定谔方程求解;另一方面，其粒子数又没有多到能够疏忽计算涨落(Statistical Floctuation)的程度。这就使集成电路技能的进一步开展遇到许多物理妨碍。此外，漏电流加大所导致的功耗问题也难以解决。

　　因而3nm工艺也被称为半导体的物理极限。不过之前半导体职业开展的几十年傍边，业界现已屡次遇到所谓的工艺极限问题，可是这些技能颈瓶一次次被人们打破。

　　三星代工事务营销副总裁Ryan Lee还对三星芯片的未来作了猜测：GAA技能的开展可能会让2nm乃至1nm工艺成为可能，尽管三星还不确认是否会选用什么样的结构，但仍然信任会有这样的技能呈现。也就是说三星计划用GAA工艺应战物理极限。